

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日
Date of Application:

2002年12月26日

出 願 番 号
Application Number:

特願2002-376214

[ST.10/C]:

[JP2002-376214]


出 願 人
Applicant(s):

株式会社東芝

2003年 4月11日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3025676

【書類名】 特許願

【整理番号】 APB0240211

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/00

【発明の名称】 ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法

【請求項の数】 17

【発明者】

 【住所又は居所】 神奈川県横浜市磯子区新杉田町 8 番地 株式会社東芝
横浜事業所内

 【氏名】 柴田 武

【発明者】

 【住所又は居所】 神奈川県横浜市磯子区新杉田町 8 番地 株式会社東芝
横浜事業所内

 【氏名】 須黒 恭一

【特許出願人】

 【識別番号】 000003078

 【氏名又は名称】 株式会社 東芝

【代理人】

 【識別番号】 100083161

 【弁理士】

 【氏名又は名称】 外川 英明

 【電話番号】 (03)3457-2512

【手数料の表示】

 【予納台帳番号】 010261

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

【物件名】 要約書 1
【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法

【特許請求の範囲】

【請求項 1】 第 1 の領域及び第 2 の領域を有し、前記第 1 の領域には選択的に設けられた第 1 の開口を備えた導電性薄膜と、

この導電性薄膜の一方の面の前記第 2 の領域に対応する領域に形成された絶縁膜と、

この絶縁膜を介して前記導電性薄膜の第 2 の領域に対応する領域に形成された導電性支持部と、

前記絶縁膜に選択的に設けられた第 2 の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第 2 の開口に対応する領域に設けられた第 3 の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電氣的に接続する導電部材とを備えたステンシルマスク。

【請求項 2】 前記導電部材の電気伝導率は、前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも高いことを特徴とする請求項 1 に記載のステンシルマスク。

【請求項 3】 開口部を備えた導電性薄膜と、

この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、

この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、

前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスク。

【請求項 4】 第 1 の領域及び第 2 の領域を有し、前記第 1 の領域には被処理基板に粒子又は電磁波を通過させる選択的に設けられた第 1 の開口と、前記第 2 の領域に選択的に設けられた第 2 の開口部とを備えた導電性薄膜と、

この導電性薄膜の一方の面の前記第 2 の開口部を除く前記第 2 の領域に対応する領域に形成された絶縁膜と、

前記第 2 の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電

部材と、

前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたステンシルマスク。

【請求項 5】 所定のパターンを構成する開口部が形成された導電性薄膜と、

この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第 1 及び第 2 の絶縁膜と、

この第 1 及び第 2 の絶縁膜の一方の面にそれぞれリング状に形成された第 1 及び第 2 の導電性支持部と、

前記導電性薄膜の一方の面であって、前記第 1 の絶縁膜と前記第 2 の絶縁膜との間に形成された前記導電性薄膜並びに前記第 1 及び第 2 の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第 1 の導電部材と、

前記第 2 の導電性支持部の側面と対向する前記第 1 の導電性支持部の側面及び前記第 1 の導電性支持部の側面と対抗する前記第 2 の導電性支持部の側面に形成された前記導電性薄膜並びに前記第 1 及び第 2 の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第 2 の導電部材とを備えたステンシルマスク。

【請求項 6】 前記導電性薄膜及び前記導電性支持部はシリコンからなることを特徴とする請求項 1 乃至請求項 5 のいずれか 1 項に記載のステンシルマスク。

【請求項 7】 前記導電部材はタングステンからなることを特徴とする請求項 1 乃至請求項 5 のいずれか 1 項に記載のステンシルマスク。

【請求項 8】 前記導電部材の表面にシリコン又はシリコン化合物が形成されていることを特徴とする請求項 1 乃至請求項 7 のいずれか 1 項に記載のステンシルマスク。

【請求項 9】 所定のパターンを構成する開口部が形成されたシリコン薄膜と、

このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第 1 及び第 2 の絶縁膜と、

この第 1 及び第 2 の絶縁膜の一方の面にそれぞれリング状に形成された第 1 及び第 2 のシリコン支持部と、

前記シリコン薄膜の一方の面であって、前記第 1 の絶縁膜と前記第 2 の絶縁膜との間に形成された第 1 のシリサイドと、

前記第 2 のシリコン支持部の側面と対向する前記第 1 のシリコン支持部の側面及び前記第 1 のシリコン支持部の側面と対抗する前記第 2 のシリコン支持部の側面に形成された第 2 のシリサイドとを備えたステンシルマスク。

【請求項 1 0】 第 1 の領域及び第 2 の領域を有した導電性薄膜と、

この導電性薄膜の一方の面の前記第 2 の領域に対応する領域に形成された絶縁膜と、

この絶縁膜を介して前記導電性薄膜の第 2 の領域に対応する領域に形成された導電性支持部と、

前記絶縁膜に選択的に設けられた第 1 の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第 1 の開口に対応する領域に設けられた第 2 の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電氣的に接続する導電部材とを備えたマスク形成用基板。

【請求項 1 1】 前記導電部材の電気伝導率は、前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高いことを特徴とする請求項 1 0 に記載のマスク形成用基板。

【請求項 1 2】 導電性薄膜と、

この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、

この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、

前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたマスク形成用基板。

【請求項 1 3】 開口部とを備えた導電性薄膜と、

この導電性薄膜の一方の面の前記開口部を除く領域に形成された絶縁膜と、

前記開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と

前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたマスク形成用基板。

【請求項 1 4】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第 1 の領域及び第 2 の領域を有した薄膜を備えた S O I 基板の前記薄膜

の第 1 の領域に所定のパターンを構成する開口部を形成する開口形成工程と、

前記薄膜の第 1 の領域に対応する領域の前記基板を除去し、前記薄膜の第 2 の領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工程と、

前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と

前記基板を除去した第 2 の領域に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたステンシルマスクの製造方法。

【請求項 1 5】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第 1 及び第 2 の領域を有した薄膜を備えた S O I 基板の前記薄膜の第 1 の領域に所定のパターンを構成する第 1 の開口部及び前記薄膜の第 2 の領域に第 2 の開口部を形成する開口形成工程と、

前記第 1 の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、

前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と

前記薄膜の第 2 の開口部に前記基板及び薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む工程とを備えたステンシルマスクの製造方法。

【請求項 1 6】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第 1 及び第 2 の領域を有した薄膜を備えた S O I 基板の前記基板の前記第 2 の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、

前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、

前記凹部に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法。

【請求項 1 7】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第 1 及び第 2 の領域を有した薄膜を備えた S O I 基板の前記薄膜の第 2 の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、

前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、

前記凹部に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体プロセスに用いるステンシルマスク及びその製造方法に関する。

【0002】

【従来の技術】

半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるMOSFET (Metal Oxide Semiconductor Field Effect Transistor)、又は閾値電圧の異なるMOSFETを作成する工程において、ウェル又はチャネル、ポリシリコンに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板の上方に一定の距離だけ離して設置し、イオン注入を行う方法がある。

【0003】

他にもステンシルマスクは被処理基板に作用させる粒子や電磁波（電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、X線等の電磁波）を形成するために用いられる。

【0004】

半導体プロセスにおけるステンシルマスクは、一般にSOI (Silicon On Insulator) 基板100から図10に表わす製造工程によって形成される。以下、ステンシルマスクの製造工程を説明する。

【0005】

図10(a)はSOI基板100である。SOI基板100は、例えばシリコン基板101に酸素イオンを注入後、高温でアニールする。シリコン基板101の上面から数十から数百nm深さにシリコン酸化膜102が形成される。シリコン酸化膜102上にはシリコン薄膜103が形成されている。

【 0 0 0 6 】

次に、図 1 0 (b) に示すようにシリコン薄膜 1 0 3 上面にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜 1 0 3 を異方性エッチングする。シリコン薄膜 1 0 3 に開口部 1 0 4 を形成後、不要になったレジストを除去する。

【 0 0 0 7 】

次に、図 1 0 (c) に示すようにシリコン基板 1 0 1 の裏面にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板 1 0 1 を K O H 等による薬液処理によって、パターン形成されたレジストがマスクとなってレジストが形成されていないシリコン基板 1 0 1 が除去されて支持部を形成する。その後、不要になったレジストを除去する。

【 0 0 0 8 】

次に図 1 0 (d) に示すように、図 1 0 (c) の工程によって露出したシリコン酸化膜 1 0 2 を裏面からフッ酸等による薬液処理によってシリコン酸化膜 1 0 2 を除去する。

【 0 0 0 9 】

このようにシリコン薄膜 1 0 3 に開口部 1 0 4 が形成されたステンシルマスク 1 0 5 を形成することができる。

【 0 0 1 0 】

半導体装置の製造工程においては半導体基板 1 0 6 へのイオン注入等の際にこの開口部 1 0 4 が形成されたステンシルマスク 1 0 5 が用いられる。

【 0 0 1 1 】

図 1 1 (a) に示すように、半導体基板 1 0 6 の目的のイオン注入領域 1 0 7 上にステンシルマスク 1 0 5 の開口部 1 0 4 が現れるようにステンシルマスク 1 0 5 を設置する。

【 0 0 1 2 】

次に、図 1 1 (b) に示すように、ステンシルマスク 1 0 5 の上方から不純物イオン 1 0 8 を注入する。半導体基板 1 0 6 のイオン注入領域 1 0 7 は、ステン

シルマスク 1 0 5 の開口部 1 0 4 を通してイオン 1 0 8 が注入される。一方、非注入領域上は開口部 1 0 4 が存在しないため、イオン 1 0 8 はステンシルマスク 1 0 5 によって遮断される。

【 0 0 1 3 】

このようにステンシルマスク 1 0 5 はイオンの遮断を繰り返すことによって、遮断したイオンの電荷が蓄積され、ステンシルマスクが帯電するというチャージアップが問題になる。

【 0 0 1 4 】

前述したステンシルマスク 1 0 5 は、開口パターンが形成されたシリコン薄膜 1 0 3 と、このシリコン薄膜 1 0 3 を支持する支持部 1 0 1 と、シリコン薄膜 1 0 3 と支持部 1 0 1 の間にある絶縁膜であるシリコン酸化膜とから構成されている。

【 0 0 1 5 】

したがって、このステンシルマスク 1 0 5 の電気伝導性は悪いので、ステンシルマスクに蓄積する電荷は多くなってしまう。

【 0 0 1 6 】

半導体基板に注入される荷電粒子はステンシルマスクの上方の荷電粒子注入源からステンシルマスクの開口部を通して半導体基板に注入されるが、チャージアップされたステンシルマスクの蓄積電荷によって、上方から（垂直に）注入された荷電粒子の軌道が曲げられてしまう。この軌道の変化によって、半導体基板に形成されるべき所定の注入領域とずれて半導体基板に荷電粒子が注入されてしまう。

【 0 0 1 7 】

また、半導体基板に荷電粒子を注入するために、チャージアップされたステンシルマスクを半導体基板に近づけると静電気力によってステンシルマスクのシリコン薄膜が変形してしまうという問題もある。

【 0 0 1 8 】

このようなチャージアップによるステンシルマスクに与える影響を回避するために、第 1 の方法ではステンシルマスクの表面を電気伝導性の高い金属膜で被覆

する方法がある（例えば、特許文献 1 参照。）。

【 0 0 1 9 】

電気伝導性が高い金属膜で被覆するのでチャージアップされた電荷は短時間で逃がすことができ、電荷の蓄積時間が短い。よって、蓄積電荷による注入される荷電粒子の軌道を曲げの影響を抑えることができる。

【 0 0 2 0 】

また、第 2 の方法ではシリコン薄膜と支持部との間に形成された絶縁膜に代えて、電気伝導性の高い導電体膜とする方法がある（例えば、特許文献 2 参照。）

【 0 0 2 1 】

【特許文献 1】

特開平 6 - 2 4 4 0 9 1 号公報（第 1 図）

【特許文献 2】

特開平 4 - 2 1 6 6 1 3 号公報（第 1 図）

【 0 0 2 2 】

【発明が解決しようとする課題】

しかし、前述の第 1 の方法によると、金属膜を被覆したステンスルマスクによって、荷電粒子注入時に、荷電粒子の衝突によって被覆した金属膜がスパッタリングされて被処理基板である半導体を汚染する可能性がある。

【 0 0 2 3 】

また、ステンスルマスクに金属膜を被覆する工程でシリコン薄膜部に形成した開口パターンの側壁にも金属膜が付着したり、シリコン薄膜部の片面又は両面に被覆される金属膜がオーバーハングすることによって、シリコン薄膜部の所定の開口パターンを狭めてしまう問題が生じてしまう。

【 0 0 2 4 】

一方、前述の第 2 の方法によると、シリコン薄膜部と支持部との間の導電体膜を形成するために複数の工程が必要となり、ステンスルマスクの製造工程が複雑化し、延いては製造コストの増大に繋がる。

【 0 0 2 5 】

そこで、本発明は半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することを目的とする。

【 0 0 2 6 】

【課題を解決するための手段】

上記課題を解決するために本発明は、第 1 の領域及び第 2 の領域を有し、前記第 1 の領域には選択的に設けられた第 1 の開口を備えた導電性薄膜と、この導電性薄膜の一方の面の前記第 2 の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第 2 の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第 2 の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第 2 の開口に対応する領域に設けられた第 3 の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電氣的に接続する導電部材とを備えたステンシルマスクを提供する。

【 0 0 2 7 】

また本発明は、開口部を備えた導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスクを提供する。

【 0 0 2 8 】

また本発明は、第 1 の領域及び第 2 の領域を有し、前記第 1 の領域には被処理基板に粒子又は電磁波を通過させる選択的に設けられた第 1 の開口と、前記第 2 の領域に設けられた第 2 の開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の前記第 2 の開口部を除く前記第 2 の領域に対応する領域に形成された絶縁膜と、前記第 2 の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたステンシルマスクを提供する。

【 0 0 2 9 】

また本発明は、所定のパターンを構成する開口部が形成された導電性薄膜と、この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞ

れリング状に形成された第 1 及び第 2 の絶縁膜と、この第 1 及び第 2 の絶縁膜の一方の面にそれぞれリング状に形成された第 1 及び第 2 の導電性支持部と、前記導電性薄膜の一方の面であって、前記第 1 の絶縁膜と前記第 2 の絶縁膜との間に形成された前記導電性薄膜並びに前記第 1 及び第 2 の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第 1 の導電部材と、前記第 2 の導電性支持部の側面と対向する前記第 1 の導電性支持部の側面及び前記第 1 の導電性支持部の側面と対抗する前記第 2 の導電性支持部の側面に形成された前記導電性薄膜並びに前記第 1 及び第 2 の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第 2 の導電部材とを備えたステンシルマスクを提供する。

【 0 0 3 0 】

また本発明は、所定のパターンを構成する開口部が形成されたシリコン薄膜と、このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第 1 及び第 2 の絶縁膜と、この第 1 及び第 2 の絶縁膜の一方の面にそれぞれリング状に形成された第 1 及び第 2 のシリコン支持部と、前記シリコン薄膜の一方の面であって、前記第 1 の絶縁膜と前記第 2 の絶縁膜との間に形成された第 1 のシリサイドと、前記第 2 のシリコン支持部の側面と対向する前記第 1 のシリコン支持部の側面及び前記第 1 のシリコン支持部の側面と対抗する前記第 2 のシリコン支持部の側面に形成された第 2 のシリサイドとを備えたステンシルマスクを提供する。

【 0 0 3 1 】

また本発明は、第 1 の領域及び第 2 の領域を有した導電性薄膜と、この導電性薄膜の一方の面の前記第 2 の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第 2 の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第 1 の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第 1 の開口に対応する領域に設けられた第 2 の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電氣的に接続する導電部材とを備えたマスク形成用基板を提供する。

【 0 0 3 2 】

また本発明は、導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前

記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたマスク形成用基板を提供する。

【 0 0 3 3 】

また本発明は、開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の前記開口部を除く領域に形成された絶縁膜と、前記開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたマスク形成用基板を提供する。

【 0 0 3 4 】

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第 1 の領域及び第 2 の領域を有した薄膜を備えた S O I 基板の前記薄膜の第 1 の領域に所定のパターンを構成する開口部を形成する開口形成工程と、前記薄膜の第 1 の領域に対応する領域の前記基板を除去し、前記薄膜の第 2 の領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記基板を除去した第 2 の領域に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたステンスルマスクの製造方法を提供する。

【 0 0 3 5 】

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第 1 及び第 2 の領域を有した薄膜を備えた S O I 基板の前記薄膜の第 1 の領域に所定のパターンを構成する第 1 の開口部及び前記薄膜の第 2 の領域に第 2 の開口部を形成する開口形成工程と、前記第 1 の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記薄膜の第 2 の開口部に前記基板及び薄膜の個々の電気伝導率より高い導電部材を埋め込む工程とを備えたステンスルマスクの製造方法を提供する。

【 0 0 3 6 】

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記基板の前記第2の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。

【0037】

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜の第2の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。

【0038】

上記解決手段によって、電気伝導性の高い導電部材が薄膜と支持部又は支持基板を電氣的に接続することができる。したがって、ステンシルマスクを用いて荷電粒子を被処理基板に注入する際、ステンシルマスクで遮断される荷電粒子が長時間蓄積されることはない。また、ステンシルマスクを用いて荷電粒子注入する際、導電部材が外部に現れることがないので、導電部材による被処理基板の汚染を抑えることができる。

【0039】

【発明の実施の形態】

本発明の実施形態について図を用いて説明する。

【0040】

〔第1の実施形態〕 本発明の第1の実施形態のステンシルマスクを図1に示す。図1(a)は本実施形態のステンシルマスクの断面図であり、図1(b)は本実施形態のステンシルマスクを裏面から見た平面図である。

【0041】

ステンシルマスク1は、開口パターン7が形成されたシリコン薄膜2と、この

シリコン薄膜 2 を支持するためシリコンで形成された支持部 3 が形成されている。シリコン薄膜 2 と支持部 3 との間には、絶縁膜であるシリコン酸化膜 4 が形成されている。

【 0 0 4 2 】

また、支持部 3 の内側は凹部 5 を有し、この凹部 5 には電気伝導性の高いタングステン膜 6 が形成されている。このタングステン膜 6 はシリコン薄膜 2 と支持部 3 とを電氣的に導通させている。

【 0 0 4 3 】

なお、シリコン薄膜 2 と支持部 3 とを導通する金属膜はタングステン膜 6 に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜もシリコン酸化膜 4 に限らない。

【 0 0 4 4 】

次に、本実施形態のステンスルマスク 1 の製造工程について図 2 を用いて説明する。

【 0 0 4 5 】

図 2 (a) は S O I 基板である。S O I 基板は、例えばシリコン基板 3 に酸素イオンを注入後、高温でアニールする。シリコン基板 3 の上面から数十から数百 n m 深さにシリコン酸化膜 4 が形成される。このシリコン酸化膜 4 上にはシリコン薄膜 2 が形成されている。S O I 基板の製法はこれに限らず、貼り合わせ法等の他の製法で形成されても構わない。

【 0 0 4 6 】

次に、図 2 (b) に示すようにシリコン薄膜 2 上にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜 2 をシリコン酸化膜 4 が露出するまで異方性エッチングする。シリコン薄膜 2 に開口部 7 を形成し、不要になったレジストを除去する。

【 0 0 4 7 】

次に、図 2 (c) に示すようにシリコン基板 3 の裏面にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板 3

をKOH等による薬液処理によって、レジストが形成されていないシリコン基板3の部分をシリコン酸化膜4が露出するまで等方性エッチングして、内側に凹部5を有した支持部3を形成する。

【0048】

次に、図2(d)に示すように図2(c)の工程によって露出したシリコン酸化膜4を裏面からフッ酸等による薬液処理によってシリコン酸化膜4を除去する。

【0049】

次に、図2(e)に示すように支持部3の凹部5にのみ開口部を有したマスク8を支持部3の裏面に被せて、裏面からスパッタ法によってタングステンを支持部の凹部5に成膜する。よって、タングステン膜6は凹部5の形成によって露出したシリコン薄膜2の裏面並びに凹部5のシリコン酸化膜4及び支持部3の側壁に形成される。なお、タングステン膜6の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。

【0050】

次に、図2(f)に示すようにタングステン膜6形成後、不要になったマスクを取り除いて、ステンシルマスク1を形成することができる。

【0051】

前述したように電気伝導性の高いタングステン膜6が支持部3とシリコン薄膜2とを接続することによって導通させ、ステンシルマスク1のチャージアップを抑えることができる。

【0052】

また、ステンシルマスクを用いて荷電粒子を半導体基板に注入する場合、半導体基板から所定距離だけ離して位置するステンシルマスクは、図3に示すようにステンシルマスク1の支持部3は静電チャック9を被せて設置される。したがって、タングステン膜6は静電チャックによって覆われて露出することがなく、半導体基板10は汚染される可能性が少ない。

【0053】

また、図4に示すようにタングステン膜6の表面にポリシリコンやアモルファ

スシリコンを成膜し、保護膜 1 1 を形成してもよい。半導体基板を汚染する恐れのあるタングステン膜 6 をポリシリコン 1 1 等で覆い被せることによってタングステン膜 6 の露出を防ぎ、更に半導体基板の汚染を防ぐことができる。

【 0 0 5 4 】

また、チャージアップ抑制のためのタングステン膜 6 はシリコン薄膜の開口部 7 には接することがないため、開口パターンを狭めるようなこともない。

【 0 0 5 5 】

なお、本実施形態のようにタングステン膜 6 等の金属膜を成膜後、熱処理を加えてタングステン膜 6 が接触した部分にシリサイドを形成することによっても本実施形態と同様の効果を得ることができる。この場合、シリサイド形成後に金属膜を除去しても構わない。

【 0 0 5 6 】

また、タングステン膜 6 の代わりに別の金属膜をスパッタ法や C V D (C h e m i c a l V a p o r D e p o s i t i o n) 法で直接堆積しても構わない。また更に熱処理を加えて金属膜をシリサイド化しても構わない。

【 0 0 5 7 】

〔第 2 の実施形態〕次に、本発明の第 2 の実施形態にかかるステンシルマスクについて説明する。本発明の第 2 の実施形態のステンシルマスクの断面図は前述した第 1 の実施形態の図 1 である。

【 0 0 5 8 】

本実施形態のステンシルマスク 1 の製造工程を図 5 を用いて説明する。

【 0 0 5 9 】

図 5 (a) はシリコン基板 3、シリコン酸化膜 4 及びシリコン薄膜 2 で構成された S O I 基板である。S O I 基板の製造工程は前述した第 1 の実施形態と同様なので、説明を省略する。

【 0 0 6 0 】

次に、図 5 (b) に示すようにシリコン基板 3 の裏面にレジストを塗布し、リソグラフィー技術でレジスト 1 2 をパターン形成する。

【 0 0 6 1 】

次に、図 5 (c) に示すように図 5 (b) の工程によってパターン形成されたレジスト 1 2 をマスクとしてシリコン基板 3 を K O H 等による薬液処理によって、レジスト 1 2 が形成されていないシリコン基板 3 の部分をシリコン酸化膜 4 が露出するまで等方性エッチングして、内側に凹部 5 を有した支持部を形成する。

【 0 0 6 2 】

次に、図 5 (d) に示すように不要になったレジスト 1 2 を除去し、図 5 (c) の工程によって露出したシリコン酸化膜 4 を裏面からフッ酸等による薬液処理によってシリコン酸化膜 4 を除去する。

【 0 0 6 3 】

次に、図 5 (e) に示すようにシリコン基板 3 の凹部 5 にのみ開口部を有したマスク 8 を支持部の裏面に被せて、裏面からスパッタ法によってタングステンをシリコン基板の凹部 5 に成膜する。よって、タングステン膜 6 は凹部 5 の形成によって露出したシリコン薄膜 2 の裏面並びに凹部 5 のシリコン酸化膜 4 及びシリコン基板 3 の側壁に形成される。なお、タングステン膜 8 の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。なお、第 1 の実施形態と同様に半導体基板の汚染を抑えるためタングステン膜 6 の表面にポリシリコンやアモルファスシリコン等の保護膜を成膜してもよい。更に、これらのポリシリコン等の成膜はシリコン基板 3 の凹部 5 に限らず、シリコン基板 3 裏面全面に成膜しても構わない。

【 0 0 6 4 】

次に、図 5 (f) に示すようにシリコン薄膜 2 上にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜 2 をシリコン酸化膜 4 が露出するまで異方性エッチングする。シリコン薄膜に開口部を形成し、不要になったレジストを除去する。次に、シリコン基板 3 の裏面にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン基板 3 をシリコン酸化膜 4 が露出するまで K O H 等による薬液処理によって等方性エッチングし、その後不要になったレジストを除去する。次に、露出したシリコン酸化膜 4 を裏面からフッ酸等による薬液処理によ

て、シリコン酸化膜 4 を除去し、ステンシルマスク 1 を形成する。

【0065】

図 5 (e) までの製造工程でシリコン薄膜 2 とシリコン基板 3 とを電気伝導性の高いタングステン膜 6 等の金属膜で導通するように加工した基板を予め用意しておくことによって、ステンシルマスク 1 の開口パターン 7 を決定してからのステンシルマスク 1 の製造時間を短縮化することができる。

【0066】

なお、第 1 の実施形態と同様にタングステン膜 8 に代えて、シリサイドを形成してもよい。

【0067】

〔第 3 の実施形態〕次に、本発明の第 3 の実施形態にかかるステンシルマスクについて説明する。本実施形態のステンシルマスクの断面図を図 6 に示す。

【0068】

ステンシルマスク 1 3 は、開口パターン 7 が形成されたシリコン薄膜 2 と、このシリコン薄膜 2 を支持するためシリコンで形成された支持部 3 が形成されている。シリコン薄膜 2 と支持部 3 との間には、絶縁膜であるシリコン酸化膜 4 が形成されている。

【0069】

支持部 3 の上面は縁部の部分にタングステン膜 1 4 によってシリコン薄膜 2 と支持部 3 を導通し、残りの部分はシリコン酸化膜 4 が形成されている。

【0070】

なお、シリコン薄膜 2 と支持部 3 とを導通する金属膜 1 4 はタングステン膜に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜 4 もシリコン酸化膜に限らない。

【0071】

次に、本実施形態のステンシルマスク 1 3 の製造工程を図 7 を用いて説明する。

【0072】

図 7 (a) は通常の工程で作成された S O I 基板である。S O I 基板の製造工

程は前述した第 1 の実施形態と同様なので、説明を省略する。

【 0 0 7 3 】

次に、図 7 (b) に示すようにシリコン薄膜 2 上にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜 2 をシリコン酸化膜 4 が露出するまで異方性エッチングする。シリコン薄膜 2 に開口部を形成し、不要になったレジストを除去する。このシリコン薄膜の開口部は、被処理基板に荷電粒子を注入するための開口パターン 7 のみでなく、次の工程で形成される支持部上に位置するシリコン薄膜の部分にも開口部 1 5 を形成している。

【 0 0 7 4 】

次に、図 7 (c) に示すようにシリコン基板 3 の裏面にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板 3 を K O H 等による薬液処理によって、レジストが形成されていないシリコン基板 3 をシリコン酸化膜 4 が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。

【 0 0 7 5 】

次に、図 7 (d) に示すように図 7 (c) の工程によって露出したシリコン酸化膜 4 を裏面からフッ酸等による薬液処理によってシリコン酸化膜 4 を除去する。

【 0 0 7 6 】

次に、図 7 (e) に示すように支持部 3 上に位置するシリコン薄膜 2 の部分の開口部 1 5 のみに開口部 1 7 を有したマスク 1 6 をシリコン薄膜 2 の上方に所定距離を保ち、マスク 1 6 の上方からスパッタ法によってシリコン薄膜 2 の開口部 1 5 にタングステンを成膜する。よってタングステン膜 1 4 はシリコン薄膜 2 の開口部 7 , 1 5 形成によって露出した支持部 3 の上面並びにシリコン薄膜 2 の開口部 1 5 のシリコン酸化膜 4 及びシリコン薄膜 2 の側壁に形成される。なお、タングステン膜 1 4 の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。

【 0 0 7 7 】

次に、図 7 (f) に示すようにタングステン膜 1 4 形成後、不要になったマスク 1 6 を取り除いて、ステンシルマスク 1 3 を形成することができる。

【 0 0 7 8 】

電気伝導性の高いタングステン膜 1 4 によってシリコン薄膜 2 と支持部 3 とを接続することによって導通させ、ステンシルマスク 1 3 のチャージアップを抑えることができる。

【 0 0 7 9 】

なお、本実施形態のステンシルマスク 1 3 を用いて荷電粒子 1 8 を半導体基板 1 7 に注入する場合、図 8 に示すようにタングステン膜 1 4 が露出している面は半導体基板 1 7 と向かい合っている。したがって、荷電粒子 1 8 が注入されても荷電粒子 1 8 とタングステン膜 1 4 は衝突することがなく、半導体基板 1 7 への汚染を抑えることができる。

【 0 0 8 0 】

なお、第 1 の実施形態と同様にタングステン膜 1 4 の表面にポリシリコンやアモルファスシリコン等を成膜すると半導体基板 1 7 の汚染を更に抑えることができる。

【 0 0 8 1 】

なお、第 1 の実施形態と同様にタングステン膜に代えて、シリサイドを形成してもよい。

【 0 0 8 2 】

〔第 4 の実施形態〕次に、本発明の第 4 の実施形態にかかるステンシルマスクについて説明する。本発明の第 4 の実施形態のステンシルマスクの断面図は図 9 (f) である。

【 0 0 8 3 】

本実施形態のステンシルマスク 1 3 の製造工程を図 9 を用いて説明する。

【 0 0 8 4 】

図 9 (a) は S O I 基板である。S O I 基板の製造工程は前述した第 1 の実施形態と同様なので、説明を省略する。

【 0 0 8 5 】

次に、図 9 (b) に示すようにシリコン薄膜 2 上にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜 2 をシリコン酸化膜 4 が露出するまで異方性エッチングする。シリコン薄膜 2 の縁部に開口部 1 5 を形成し、不要になったレジストを除去する。このシリコン薄膜 2 の開口部 1 5 は、ステンスルマスク 1 3 の開口パターン 7 ではなく、シリコン薄膜 2 と支持部 3 とを電気伝導性の高い材料で接続するために形成された開口部 1 5 である。更に、この開口部 1 5 形成によって露出したシリコン酸化膜 4 をシリコン基板 3 が露出するまでエッチングする。その後、不要になったレジストを除去する。

【 0 0 8 6 】

次に、図 9 (c) に示すようにシリコン薄膜 2 上面に C V D 法等によってポリシリコン 1 9 を成膜する。シリコン薄膜 2 全面及び図 9 (b) の工程によって形成した開口部 1 5 にポリシリコン 1 9 は成膜する。

【 0 0 8 7 】

次に、図 9 (d) に示すようにシリコン薄膜 2 上にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜 2 をシリコン酸化膜 4 が露出するまで異方性エッチングする。シリコン薄膜 2 に開口部 7 を形成し、不要になったレジストを除去する。

【 0 0 8 8 】

次に、図 9 (e) に示すようにシリコン基板 3 の裏面にレジスト (図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板 3 を K O H 等による薬液処理によって、レジストが形成されていないシリコン基板 3 をシリコン酸化膜 4 が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。

【 0 0 8 9 】

次に、図 9 (f) に示すように図 9 (e) の工程によって露出したシリコン酸化膜 4 をフッ酸等による薬液処理によってシリコン酸化膜 4 を除去し、ステンスルマスク 1 3 を形成することができる。

【 0 0 9 0 】

図 9 (c) までの製造工程でシリコン薄膜 2 とシリコン基板 3 とを電気伝導性の高いポリシリコン 1 9 で導通するように加工した基板を予め用意しておくことによって、ステンスルマスクの開口パターン 7 を決定してからのステンスルマスク 1 3 の製造時間を短縮化することができる

なお、シリコン薄膜 2 と支持部 3 との電氣的接続する材料はポリシリコン 1 9 に限らずアモルファスシリコンやタングステン等の金属であっても構わない。

【 0 0 9 1 】

また、図 9 (c) の工程においてシリコン薄膜 2 全体にポリシリコン 1 9 を成膜したが、これに限らず、シリコン薄膜 2 の開口部 1 5 のみにポリシリコン 1 9 を成膜してもよい。

【 0 0 9 2 】

なお、第 1 の実施形態と同様にポリシリコン 1 9 に代えて、シリサイドを形成してもよい。

【 0 0 9 3 】

前述した第 1 乃至第 4 の実施形態ではシリコン薄膜 2 と支持部 3 とを電気伝導性の高いタングステン膜で接続するために、シリコン薄膜 2 又は支持部 3 に 1 つの凹部を設けタングステン膜を埋めこんだ。この凹部は 1 つに限らず複数であってもよく、また凹部の形状は実施形態に限定されない。

【 0 0 9 4 】

また、開口パターン 7 が形成された薄膜 2 及びこの薄膜 2 を支える支持部 3 はシリコンに限定されず、例えば SiC などの他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。また、薄膜 2 及び支持部 3 の間の絶縁膜 4 はシリコン酸化膜に限定されず、例えばシリコン窒化膜等の他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。

【 0 0 9 5 】

【発明の効果】

以上詳述したように本発明は、半導体基板の汚染を抑えてチャージアップを低減させるステンスルマスク及びその製造方法を提供することができる。

【図面の簡単な説明】

【図 1】 本発明の第 1 の実施形態のステンシルマスクを表わした断面図及び平面図である。

【図 2】 本発明の第 1 の実施形態のステンシルマスクの製造工程を表わした断面図である。

【図 3】 注入装置におけるステンシルマスクとステンシルマスクを保持する静電チャックと被処理基板との位置関係を表わした断面図である。

【図 4】 本発明の第 1 の実施形態のステンシルマスクの変形例を表わした断面図である。

【図 5】 本発明の第 2 の実施形態のステンシルマスクの製造工程を表わした断面図である。

【図 6】 本発明の第 3 の実施形態のステンシルマスクの一例を表わした断面図である。

【図 7】 本発明の第 3 の実施形態のステンシルマスクの製造工程を表した断面図である。

【図 8】 注入装置におけるステンシルマスクと被処理基板との位置関係を表わした断面図である。

【図 9】 本発明の第 4 の実施形態のステンシルマスクの製造工程を表わした断面図である。

【図 1 0】 従来技術のステンシルマスクの製造工程を表わした断面図である。

【図 1 1】 従来技術のステンシルマスクと被処理基板との位置関係を表わした断面図である。



【符号の説明】

- 1, 1 3 . . . ステンシルマスク
- 2 . . . シリコン薄膜
- 3 . . . 支持部（シリコン基板）
- 4 . . . シリコン酸化膜（絶縁膜）
- 5 . . . 開口部（凹部）


- 6, 14・・・タングステン膜（金属膜）
- 7・・・開口パターン
- 8, 16・・・マスク
- 8a, 16a・・・マスクの開口部
- 9・・・静電チャック
- 10, 17・・・半導体基板（被処理基板）
- 11・・・保護膜
- 12・・・レジスト
- 15・・・開口部（タングステン埋め込み用凹部）
- 18・・・荷電粒子
- 19・・・ポリシリコン

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図5】




【図 6】




【図 7】




【図 8】





【図 9】



【図 1 0】



【図11】



【書類名】 要約書

【要約】

【課題】 本発明は半導体基板の汚染を抑えてチャージアップを低減させるステ
ンシルマスク及びその製造方法を提供することを目的とする。

【解決手段】 開口パターン 7 が形成されたシリコン薄膜 2 はシリコン酸化膜 4
を介して支持部 3 で支えられている。支持部 3 の内側に凹部 5 が形成され、この
凹部 5 に電気伝導性の高いタングステン膜 6 を埋め込むことによって、シリコン
薄膜 2 と支持部 3 とを電氣的に接続している。

【選択図】 図 1

特 2002-376214

認定・付加情報

特許出願の番号	特願 2002-376214
受付番号	50201971003
書類名	特許願
担当官	第五担当上席 0094
作成日	平成15年 1月 6日

<認定情報・付加情報>

【提出日】 平成14年12月26日

次頁無

出 願 人 履 歴 情 報

識別番号 [000003078]

1. 変更年月日	2001年 7月 2日
[変更理由]	住所変更
住 所	東京都港区芝浦一丁目1番1号
氏 名	株式会社東芝